PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-054758

(43)Date of publication of application: 02.03.1989

(51)Int.CI.

H01L 27/14 H01L 27/04 H01L 31/02

H01L 31/10

(21)Application number: 62-211952

(71)Applicant:

FUJI ELECTRIC CO LTD

(22)Date of filing:

26.08.1987

(72)Inventor:

TSURUTA YOSHIO


YOKOYAMA SHOTARO SHIMIZU AKINORI **ENOMOTO YOSHINARI NISHIBE TAKASHI**

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To prevent an erroneous operation due to an erroneous operation and parasitic capacity caused by a light by providing a conductive light incident preventing insulating film only on a region of a predetermined circuit in an IC device in which part of many semiconductor elements is of an optical sensitive element.

CONSTITUTION: A conductive light incident preventing insulating film 4 is provided only on an analog circuit and a dynamic type digital circuit 2 on a region except a photodetecting region of a one-chip IC device having photodetectors 1 to prevent a leakage current from generating due to a light, thereby performing a stable analog operation. On the other hand, since a digital circuit 3 does not have a film 2, a parasitic capacity through the film 2 does not occur. According to this configuration, it can prevent an erroneous operation due to the light and to a parasitic capacity to perform stable operation and high speed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開

[®] 公開特許公報(A)

昭64-54758

Int Cl.4

識別記号

庁内整理番号

④公開 昭和64年(1989)3月2日

H 01 L 27/14 27/04 8122-5F 0-7514-5F

A-8122-5F※審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称 : 半導体集積回路装置 ⋅

②特: 期 昭62-211952

❷出 顧 昭62(1987)8月26日

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内 ...

79発明者 横山 章 太郎

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

补内

発明者 清水 了

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

D 発明者 榎本 良成

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

⑩出 顯《人 富士電機株式会社》

富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号

②代理 人 弁理士 染谷 仁 品 最終頁に続く

朔 相 書

1. 発明の名称

半導体集積回路装置

2. 特許請求の範囲・

同一基版上に製作した多数の半率体素子の一部 が光感応素子である半導体集積回路装置において、 上紀光感応素子以外の領域の中心アナログ回路部 及びダイナミック動作を行うデジタル回路部を含 む領域上にのみ独議機を介して導電性光入射勢止 設を値えたことを特徴とする半導体集積回路装置。

3. 発明の辞報な説明

(庶業上の利用分野)

本発明は、先後知素子のような光感応素子を含む半導体集積回路装置であって、回路構成素子の 光による動作の劣化を助止した半導体集積回路装置に関する。

(従来の技術)

一例として、定在国路などに用いられるダイナミック型のMOSシフトレジスターについて考えた場合、MOSトランジスタのゲート容量が一時的な情報記憶として用いられるが、この部分に先が入射すると、接合領域に発生する不必要な電子・正孔対によりリーク電波が流れ、記憶時間を穿

しく短くすることになる。その結果、リーク電流 によって決まる時定数よりも低周波動作のクロッ クパルスでは飘動作が発生する。

上述のような問題に対する対策として、例えば 特公昭52-26876 号に開示されているように、先 校知素子以外の半導体素子を含む領域上に導環性 物質を絶縁数を介して設ける方法が提案されてい る。

(発明が解決しようとする問題点)

上記のような光検知素子以外の半球体素子を含む領域上に導管性物質を絶縁層を介して設ける力 佐によれば、不必要な電子一正孔対によるリーク 電流などの問題を解決することができ、またこの 方法は通常のICプロセス工程と同じプロセスで 形成できることなどの長所もあるが、新たに次の ように重大な欠点が生じる。

即ち、認定性物質を半導体者子を含む領域上に 形成した場合、下層の金銭配線との間に寄生容量 を形成してしまい、動作運転を起こし、異動作を 発生させる可能性があることである。特に、アル の地移政隊が呼い故に半導体苗板との寄生容量も小さいため起級に長く引き回されて使用される場合が多いが、上層の光入射防止放とは配線面積に比例した分だけ寄生容量を形成してしまう。また、配級アルミニカム上の絶縁既は煮子の保護政が用いられることが多いが、この変化けい素質は高いとなっため、このことも寄生を表するため、このことも寄生に、動作をはず大きな手を理論を持った場合に、動作運転を引き起こすため農動作が発生し、素子が正常に働かないという問題が生じる。

ミニウムなどの金銭配線は抵抗率が低く、配線下

従って、本発明は、上近のような従来技術の問題点を除去するためになされたものであって、光 技知業子のような光感応業子を含む半導体集積回 路の光による誤動作及び寄生容量による摂動作が 防止された半導体集積回路装置の提供することを 目的とする。

(間 顋点を解決するための手段)

本発明者は、光感応索子を含む平均体は自回路の光感応索子以外の領域の中で、光によるリーク電波などの影響を受け易いアナログ回路及び抵達動作を行うダイナミック型のデジタル回路の領域上にのみ辺電性光入射防止腹を形成させることによって、光によるリーク電流の影響を無くし、合わせて高速動作を行うデジタル部への寄生容量の影響を無くすことができることを見出した。

しかして、本発明は、同一芸板上に製作した多数の単退体数子の一部が光感応数子である半退体 銀板回路において、上記光感応数子以外の領域の 中で、アナログ回路部及びダイナミック動作を行 カデジタル回路部を含む領域上にのみ、地域数を 介して再常性光入射防止数を領えたことを特徴と する半退体銀板回路線で係る。

ここで、本発明による半導体扱精回路設度の構造を図面を参照しながら説明する。

第1回は、本発明に従う光板知案子を含む単項 体集積回路装置の構造を上面から見た服路展明図 である。第1回において、1、2 および3 はそれぞれな仮面(この場合には紙面である)に形成された光検知素子、アナログ回路及びダイナミック型のデジタル回路、並びにデジタル回路である。本発明による遠望性光入射防止酸4 は、光検知部以外の領域の中で、アナログ河路部及び低速動作を行うダイナミック型のデジタル回路部の領域(針級で示した部分)のみに及けられている。

本発明による球電性光人封防止膜は、回路配線などに用いられるアルミニウム、モリブデン、タングステンなどで形成される。これは通常のIC 製造プロセス工程と同じプロセスを利用して形成させることができる。

(作用)

本発明では、光感応素子を含む単導体銀板回路 装置において、光検知部以外の領域の中で、アナ ログ回路部及びダイナミック型のデジタル回路部 の領域のみに再電性光入射防止膜を設け構造とし たことにより、光によるリーク環流が無くなり、 安定したアナログ動作が可能となり、またデジタ

特問8764-54758 (3)

ル部は寄生容量が発生しないので高速動作が可能 となる。なお、デジタル部に入財される光は、回 路が低速なダイナミック動作を行わない限り、リ ーク電流による影響は特に問題とならない。また、 もしデジタル部が低速のダイナミック動作を行う 場合は、逆に寄生容量の影響は問題とならないの で、光入射動止膜を回路上に形成すれば良いこと になる。

(実施例)

以下、本発明を実施例により説明する。

第2回に、本発明の一実施例である光信号処理 用半導体集積回路装置の憂郁構造の斯園園を示す。

まず、N型シリコン基板5の表面には、通常のIC製造プロセスに従ってPN接合フォトダイオード6、アナログ部MOSトランジスタ1及びデジタル部MOSトランジスタ8が形成される。9 は於政化膜、10はアルミニウム配線、11は保護酸としての変化けい素質であって、これらも通常の1 C製造プロセス工程を利用して形成される。

次いで、このように各層の被膜が形成された後、

明図である。第2図は本発明の一実施例である先 信号処理用平導体集積回路装置の要部構造の期間 図である。

- 1・・光検知素子、
- 2 ・アナログ回路及びダイナミック型のデジタル回路、
- 3・・デジタル国路、
- 4 · · 基常性光入射防止膜。

特許出題人 富 士 電 极 株 式 会 社

代 理 人 弁理士 染 谷



本発明に従って、アナログ部モストランジスタ上 に導電性光入射助止敗 1 が形成される。この可電 性光入射助止敗は、回路配線などに用いられるア ルミニウム、モリブデン、タングステンなどから 通常の I C製造プロセス工程と同様の工程によっ て容易に形成することができる。


(発明の効果)


本発明によれば、光感応楽子を含む半導体集積 回路装置において、通常の1C製造プロセスで容 易に形成できる導電性光入射防止機を、光の感影 要を受けるアナログ部及びダイナミック型のデジ タル部の領域上にのみ形成することによって、光 によるリーク電波の影響を防止し、合わせて高速 動作を行うデンタル部への寄生容量の影響を防止 することができ、これにより安定して動作する半 導体集積回路装置を実用に供することができる。

4、図面の簡単な説明

第1回は、本発明による認能性光入射防止腹を 用いた半導体集積回路装置を上面から見た概略以

答1図





第1頁の続き

@Int_Cl.4

識別記号 广内整理器

H 01 L 31/02 31/10

A = 7733 = 5F

仍発 明 者 西 部

隆 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

特許法第17条の2の規定による補正の掲載

昭和 61 年特許願第 211952 号 (特開平 1-54758 号, 平成 1 年 3 月 2 日 発行 公開特許公報 1-548 号掲載) については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 7 (2)

Int. C1.	識別記号	庁内整理番号
HO!L 27/14 27/146 31/02		D-8122-4M . H01L 27/14 A-8122-4M H01L 27/14 B-7210-4M H01L 31/02
:		

平成 4, 4,2 7 発行 手 統 補 正 章

平成3年11月25日

特許庁長官 深 沢 耳 取

1. 事件の表示

昭和52年 特 許 顧 第211952号

2. 発明の名称

半導体集積回路裝置

3. 補正をする者

事件との関係 特許出頭人 住所 神奈川県川崎市川崎区田辺新田1号1号 名称 (523)宮土電機株式会社

4. 代理人

東京都千代田区平河町2-15-8 第3工業ピル7階(日102) 数 谷 園 阪 特 許 事 務 所 電話 東京(03)2230 - 0071 - ----(7075) 弁理士 築 谷 仁元とご

- 5. 捕正命令の日付 自 発
- 6. 補正により増加する発明の数 な !
- 7. 補正の対象 明細書の「特許請求の範囲」および 「発明の詳細な説明」の概。
- 8. 補正の内容 別紙のとおり。

本願明細書を以下のとおりに補正する。

(1) 特許請求の範囲を次のとおりに訂正する。 「特許請求の範囲

同一基板上に製作した多数の半導体素子の一部が光感応素子である半導体集積回路装置において、 上記光感応素子以外の領域の中のアナログ回路部及びダイナミック動作を行うデジタル回路部を含む領域上にのみ絶縁膜を介して導電性光入射防止 膜を備えたことを特徴とする半導体集積回路装置。J

- (2) 第2ページ第10行「正孔対」と「励起」の 関に「を」を加入する。
- (3) 第4ページ第12行「理論回路」を「論理回路」と訂正する。
- (4) 同ページ第19行「装置の」を「整置を」と 訂正する。
- (5) 第5ページ第4行「抵逸」を「低逸」と訂正する。
- (6)第6ページ第6行「抵速」を「低速」と訂 正する。
- (7) 第8ページ第1行「モス」を「MOS」と 訂正する。